Meta AR/VR Job | Display Algorithm Architect | Architecte de l’algorithme d’affichage
Job（岗位）: Display Algorithm Architect | Architecte de l’algorithme d’affichage
Type（岗位类型）: Engineering
Citys（岗位城市）: Remote, Canada
Date（发布日期）: 2024-8-15
Summary（岗位介绍）
Meta Reality Lab is the world leader in the design of virtual and augmented reality systems. Come work alongside expert engineers and research scientists to create the technology that makes VR pervasive and universal. Join the adventure of a lifetime as we make science fiction real and change the world.
The Display Architecture Team within the VR organization is seeking a Display Algorithm Architect to lead the development of Meta’s proprietary display IP for VR displays. As a member of the VR Display Team, the successful candidate will be working closely with Display Driver IC (DDIC) and pixel pipeline engineers, Visual Quality team, and DDIC vendors to design, evaluate performance, and embed Meta’s proprietary visual quality IP within the vendor's DDIC or in SoC for future VR products. This role offers involvement in a mix of forward-looking and product-critical projects, and requires close collaboration with multiple teams within the Meta Reality Labs.
-------
Meta Reality Lab est le chef de file mondial en matière de conception de systèmes de réalité virtuelle et augmentée. Venez travailler aux côtés d’ingénieur·es et de chercheur·ses expert·es pour créer la technologie qui rendra la RV omniprésente et universelle. Rejoignez l'aventure de votre vie en faisant de la science-fiction une réalité et en changeant le monde.
Au sein de l’organisation RV, l’équipe d’architecture d’affichage recherche un·e architecte d’algorithme d’affichage afin de diriger le développement de l’IP d’affichage propriétaire de Meta pour les écrans de RV. En tant que membre de l’équipe d’affichage de la RV, le ou la candidat·e retenue travaillera en étroite collaboration avec les ingénieur·es du pilote d'affichage IC (DDIC) et du pipeline de pixels, l’équipe de qualité visuelle et les fournisseurs du DDIC pour concevoir, évaluer les performances et intégrer l’IP de qualité visuelle propriétaire de Meta dans le DDIC du fournisseur ou dans le SoC pour les futurs produits de RV. Ce poste permet de participer à un ensemble de projets prospectifs et critiques pour le produit, et nécessite une étroite collaboration avec plusieurs équipes au sein de Meta Reality Labs.
Qualifications（岗位要求）
Masters Degree in Electrical Engineering, or Computer Engineering, or equivalent work experience. | Maîtrise en génie électrique ou informatique, ou expérience professionnelle équivalente.
12+ years of industry experience including 5+ years of technical leadership working with multiple internal and external teams. | Plus de 12 ans d’expérience dans l’industrie, dont au moins 5 ans de direction technique au sein de plusieurs équipes internes et externes.
Prior experience with architecture and design of display IP such as sub-pixel rendering, foveation, Mura, burn-in compensation algorithms. | Expérience préalable de l’architecture et de la conception de la propriété intellectuelle en matière d’affichage (rendu sous-pixel, fovéation, Mura, algorithmes de compensation de l’usure).
Proficient in at least one programming language such as Matlab, Python or C++. | Maîtrise d’au moins un langage de programmation (Matlab, Python ou C++).
Effective communication skills and a record of publications. | Compétences réelles en matière de communication et une série vérifiable de publications.
Description（岗位职责）
Lead architecture and development of proprietary display IP for VR displays including owning the reference software model for the algorithms. | Diriger l’architecture et le développement de la propriété intellectuelle d’affichage pour les écrans de RV, y compris la propriété du modèle logiciel de référence pour les algorithmes.
Collaborate with DDIC pixel pipeline architects to optimize algorithms for optimal gate-count and timing. | Collaborer avec les architectes du pipeline de pixels DDIC pour optimiser les algorithmes afin d’obtenir un nombre de portes et un moment d'exécution optimaux.
Collaborate with visual quality teams to evaluate performance. | Collaborer avec les équipes chargées de la qualité visuelle pour évaluer les performances.
Collaborate with hardware prototyping teams to create hardware evaluation and platforms. | Collaborer avec les équipes de prototypage de matériel pour créer des évaluations et des plates-formes matérielles.
Collaborate with the system and DDIC engineers to bring up and test the algorithms for production readiness. | Collaborer avec les ingénieurs système et DDIC pour mettre au point et tester les algorithmes afin qu’ils soient prêts pour la production.
Additional Requirements（额外要求）
Ph.D. in Electrical Engineering. | Doctorat en génie électrique.
Good understanding of the front-end digital design flow: RTL design, logic synthesis, timing verification. | Bonne compréhension du flux de conception numérique frontale : Conception RTL, synthèse logique, vérification de la synchronisation.
Good understanding of pixel pipeline for Displays and DDIC architecture. | Bonne compréhension du pipeline de pixels pour les écrans et l’architecture DDIC.
Experience with FPGA prototyping. | Expérience du prototypage FPGA.
Familiar with compression IP design such as DSC. | Familiarité avec la conception d’IP de compression comme DSC.
